高低频电路设计与制作篇1

介绍了一种具有高增益超外差信道的滤波、混频、增益控制等关键电路的设计。论述了信道镜像频率与中频虚假信号的产生以及抑制，对影响信道噪声系数、互调干扰的因素进行了分析。

【关键词】超外差高增益中镜频抑制噪声系数

超外差变频信道凭借其噪声低、动态范围高、抗干扰能力强等诸多优点，广泛应用于不同射频频段的接收机。由于其处在整个接收系统的最前端，性能好坏直接影响获取到中频信号的质量，中镜频抑制噪声系数等是衡量超外差信道的关键指标。本文对超外差信道的设计与工程实现进行了研究。

1超外差信道的总体设计

从整机指标要求大于105dB来考虑，若采用二次变频方案，由于高放及一中放增益不能过高，否则会使非线性干扰变得严重，整机的噪声系数也受高频前端的增益影响，并且二中增益应大于100dB，这是不太容易实现的。所以采用三次变频的方案实现，主要增益集中于末级中放，可保证互调性能良好。超外差信道由滤波、混频、增益控制等电路等组成，如图1所示。

2关键电路的设计

在超外差解调信道中，需合理分配各级增益保证各放大器的工作稳定性，规划合理的中频频率提高信道的中镜频抗拒比与有效抑制互调干扰，选择合理放大器件降低信道的噪声系数提高信道的动态范围。

2.1高频滤波器的设计

高频滤波器组要具有良好的单向性能和良好的反向隔离性，可防止接收频率以外的干扰信号（如镜像频率：镜频频率fs=f0+2fi，本振信号fi=f0+fi，f0为输入射频信号，fi为中频信号，由此可见镜频信号和本振信号混频同样可以产生中频信号）进入对信道造成影响，也可防止信道内本振等信号反向辐射通过接收天线泄漏到空间污染电磁环境。由于预选器处在信道前级，其对噪声影响很大，所以选择为低损耗的LC亚倍频程无源滤波组以及低损耗高速电子开关配合低通滤波器，进一步提高对中频与镜频等外界干扰的抑制。

2.2中频电路的设计

中频的频率必须在工作频率范围之外，才能有效发挥混频前各级电路的滤波作用，避免中频干扰毫无阻挡地进入接收机，将较强的中频干扰信号滤除，大大提高中频抗拒比。

将中频选取在接收频带外，可以有两种不同的选择方案：一种是低中频，一种是高中频。随着对接收机选择性要求的不断提高，一般选择高中频方案。其优点是：中频越高，镜像干扰及其寄生通带干扰离所需信号频率越远，因而混频前电路对它们的滤除能力也就越强，提高镜像抗拒比；高中频使两个较近的大信号在变换到中频后离的很远，中频滤波器很容易滤除其中一个，因而形成的这种干扰的可能性减小，有利于抵制互调干扰，可以大大减少低阶干扰的哨声数目。

为了进一步提高中镜频抑制指标，一中滤波器采用高Q值的LC滤波器来抑制二中频与二镜频，二中及三中滤波器采用高矩形系数的滤波器来抑制各种带外杂散频率，从而解决了中镜频指标无法进一步提高的难题。

2.3增益控制电路的设计

为适应变频信道输入信号动态范围，在小信号输入时，必须设置足够的增益满足输出电平的要求；而在大信号输入时，由于增益较高，变频信道就会处于非线性状态，产生互调干扰。在本设计中除了要选择线性度高的器件增大动态范围外，还采用增益控制电路来满足要求。增益控制电路主要考虑以下两方面：

（1）最大增益由输入最小电平决定；

（2）增益控制电路衰减过大时不能对噪声系数影响过大，否则会影响输出信号的信噪比。

设计中在容易出现线性失真的电路前设置一级数控衰减器，衰减范围大于输入信号的变化范围，该衰减器前设置低噪声放大器既可以弥补前级电路的损耗，又有利于提高变频信道的噪声系数，避免过大影响输出信噪比；另外在电路后级设置一级数控衰减器可能精确的控制输出电平，此放大器后设置大动态放大器，用于满足输出电平与互调指标。

3器件选型

为了降低噪声，主要区别是采用的第一级放大器不同，一般选取低噪声、高动态的放大器。高放选取的放大器AM-147具有噪声低、增益高、动态大的特点；一中频放大选取放大器MSA-1120SN；二中放大单元选取放大器MAV-11SM与ERA-51SM，它们都具有噪声低、动态大的特点；三中放大单元选取运算放大器OPA685N具有功耗小、增益可调的特点。

4测试结果

信道设计、调试完成后指标测试表明增益等各指标满足系统要求，结果如表1。

5结语

本文介绍了高增益超外差信道的设计，对其中关键电路进行了较为详细的分析与描述。在工程实现中采用集成化的器件，进而实现产品的小型化。通过实机测试表明，该信道指标性能良好、可靠性高，满足了系统使用要求。

参考文献

[1]苗立军.幅相一致低杂散多通道上变频器设计[J].无线电工，2009，39（12）：48-48.

[2]林肖辉.提高接收机无虚假响应动态范围的研究[J].无线电通信技术，2009，（3）：49-51.

[3]朱庆厚.无线电侦测与通信侦察[M].北京：人民邮电出版社，2005.

高低频电路设计与制作篇2

【关键词】470MHz；功耗；通信模块

1、引言

随着计算机网络技术、传感器技术及无线通信技术的高速发展，具备以上三种技术的无线传感网络日益引起了人们的高度关注[2]。无线传感器网络在军事侦察、环境监测、医疗护理、智能家居、工业生产控制以及商业等领域有着广阔的应用前景[3]。无线通信模块一般被布置在环境比较恶劣、无人值守区域，因此无线通信模块能量受到限制。因此，低功耗成为了无线传感器网络最重要的设计准则之一。故此，本文提出了以MSP430F5529单片机和CC1200射频芯片分别作为处理器模块和射频通信模块，制作470MHz频段的无线通信模块。

2、470MHz无线通信节点的总体设计

470MHz无线通信模块的总体设计分为硬件总体设计和软件总体设计，其中硬件设计方案为本文重点设计对象。硬件设计方案中重点设计470MHz频段无线射频模块。470MHz无线通信模块的总体设计中的软件设计方案是对470MHz频段无线射频模块底层驱动进行设计。470MHz无线通信节点总体设计方案和实际模块，如下图1，图2。

图1470MHz无线通信节点总体设计方案

图2470MHz无线通信节点实物图

2.1470MHz无线通信节点的硬件设计

为解决现有通信模块技术中存在的问题，本文提供一种支持IEEE802.15.4g标准的470MHz无线通信模块。本文主要介绍470MHz无线通信模块的硬件设计，硬件设计总体分为微控制器电路设计、无线射频电路设计、接口调试电路设计以及供电电路设计。

2.1.1微控制器电路和接口调试电路的设计

微控制器电路选用了TI公司生产的MSP430F5529芯片，该芯片是16位超低功耗微处理器，最高工作频率为25MHz，内置128K字节的闪存，同时还具有非常丰富的外设接口等。微控制器电路设计部分，包含外接接口电路设计、复位电路设计和晶振电路设计。微控制器和接口电路，如图3。晶振电路采用的是一个为32.768KHz的外部低速时钟源，另一个为16MHz的高速外部时钟源来稳定系统时钟[4]。MSP430F5529的启动方式为上电复位。主控电路模块和射频电路模块的通信方式是通过SPI来进行的。接口调试电路设计采用一个JTAG接口。JTAG接口可对DSP芯片内部的所有部件进行编程。

图3470MHz无线通信节点微控制器和接口电路

2.1.2射频电路的设计

射频模块芯片选用采用TI公司的CC1200无线射频收发芯片，CC1200器件是一款全集成单芯片射频收发器，高性能低功耗芯片，此器件设计用于在成本有效无线系统中实现极低功耗和低压运行的高性能。射频电路的设计是470MHz无线通信节点设计的核心。射频电路设计需要注意的是巴伦电路的设计、微带传输线的设计和射频电路的设计[5]。射频电路设计，如图4。

2.1.3供电电路设计

下面接收供电电路设计，电源模块采用普通的可充电的锂电池。输入电压通过AMS1117稳压芯片将电压转换成3.3V电压，为整个电路提供稳定的电源；当电池电量达不到最低电量要求时，可以通过5V电源接口对电池充电，充电芯片采用的是MCP738332[6]。供电部分电路设计，如图5。

2.2470MHz无线通信模块的软件设计

本章只是大体说下无线通信模块的软件设计，不做具体介绍。首先进行串口通信设计节点接收数据传递给上位机直观显示出数据采用串口通信方式。首先进行串口初始化通信设计。初始化完成后可通过串口给节点发送指令来控制节点的数据通信。还有射频模块主程序设计先要配置射频寄存器参数本设计可以通过配置射频寄存器参数来选择信道，中心频率，发射功率，传输速率等系统参数。在设置发送命令给射频芯片，微控制器芯片将发送命令通过SPI传输给射频芯片可以改变射频芯片的工作模式。射频可以通过一些配置来控制射频芯片工作机制的设置，例如中断设置，模式设置，数据包处理设置等。

图4470MHz无线通信节点射频电路设计

图5470MHz无线通信节点供电电路设计

3、实验测试

根据国家标准GB/T15629.15-2010《信息技术系统间远程通信和信息交换局域网和城域网》中针对470MHz测试的性能指标要求，提出470MHz无线射频模块射频性能总体测试方案，包括发射功率测试、通信距离测试。

3.1发射功率测试结果

将模块通过连接线连接到设置好的频谱分析仪（N9010A）上，读取数据并截图，如下图

图6模块功率测试

由上图可知，模块的最大发射功率为14.61dBm，并且基本没有带外杂散辐射，符合标准。

3.2、通信距离测试结果

抽取两个节点，分别下载发送和接收程序，两个模块进行点对点的测试（两点距离为1.2公里处），通过串口助手将数据打印出来并分析，结果如下表

表2实际通信距离测试

4、结论

本文根据无线传输原理、无线射频电路设计技术及无线传感网技术，重点研究巴伦电路设计、微带传输线设计及PCB设计技等关键设计电路，完成设计470MHz频段无线传感网节点，以MSP430F5529单片机和CC1200射频芯片分别作为微控制器模块和射频通信模块，设计完成模块，使模块能够实现通信模块的通信距离达到1200m和发射功率达到14dBm等方面的一系列技术指标。

参考文献

[1]马祖长，孙怡宁，梅涛.无线传感器网络综述[J].通信学报，2004，04：114-124.

[2]戴莹.无线传感器网络在智能电网中若干关键问题的研究[D].合肥：合肥工业大学，2013.

[3]AkyilidizIF，SuW，SankarasubrmaniamY，etal.Wirelesssensornetworks：asurvey[J].ComputerNetworks，2002，38（4）：393-422.

[4]刘旭.基于IEEE802.15.4g的无线通信系统开发与研究[D].山东：山东大学，2013.

高低频电路设计与制作篇3

关键词：液晶电视；数字模块；设计

随着电视技术的不断发展，LCD液晶电视销量正在逐年以70%的速度上升。然而，这些不断发展的技术都离不开数字模块的设计开发。

该产品设计有两路AV输入、S_VIDEO输入及两路HDTV高清输入、两路HDMI输入、PC输入等。HDTV可达到1080P60Hz的高分辨率，HDMI支持1.2协议。

1产品特点及设计目标

1.1产品的特点：

①该产品设计采用TRIDENT公司的SVP-AX32单芯片处理。

②信号端子功能强大。

1.2主要设计目标

①视频信噪比≥40dB。

②视频信号幅度：2.0±0.2Vp-p。

③音频信噪比≥40dB。

④音频失真率≤2%。

2电路组成及原理简介

①音视频处理电路。音视频处理电路由SinglechipSVP-AX32完成。音频处理电路是将外部输入的AV信号的Audio信号、HDMI信号等在SVP-AX32内部经过音频矩阵电路、音频解调电路、音频处理电路、唇同步电路等处理转换为数字及模拟音频进行输出。

视频处理电路是将外部输入的RF信号、AV信号、色差信号、复合视频信号、HDMI信号等在SVP-AX32内部经过模拟矩阵电路、ADC转换电路、3D视频解码、边缘自适应逐行交织电路、增强的亮度/色度处理电路、GAMMA校正电路、LVDS传输电路等处理输出LVDS信号及模拟视频。

②控制电路的设计。主CPU、SUBMCU、程序存储器（FLASH）、数据存储器（SDRAM）、总线驱动器等组成的控制电路是产品的控制中心，控制和协调各部分电路的正常工作，实现产品的各种功能。

③音频D/A转换器。SVP-AX32输出的数字音频经外部D/A转换，输出模拟立体声音频信号。

④数据接口。I2C、RS232、JTAG等数据传输接口主要完成产品与外界的低速数据通信。

⑤电源管理电路。本产品正常工作电压是9V、5V、3.3V、2.5V、1.2V。为降低待机功耗设计有可带控制的LDO，当LDO控制端为低电平时输出电压为低，产品处于待机状态。反之产品则正常工作。

3测试结果讨论

3.1主要测试仪器及设备

主要测试仪器有LT1610A高清信号源、FLUKE54200、5418、HS7100多制式彩色电视集中信号源、VM700T视频分析仪、AV1485A射频合成信号发生器等。

3.2测试结果

①视频信噪比：最小41dB；②视频信号幅度：2.0～2.1Vp-p；③音频信噪比：最小43dB；④音频失真率：最大0.4%。

3.3设计过程中解决的主要问题转贴于

①印制电路板的设计和制作。该产品的PCB设计对于防止EMC干扰等起到很大作用总结有以下几点：

Memory设计。该产品采用的Memory是DDR-SDRAM，时钟频率高达250MHz，为防止EMC干扰。设计时采用数据线、地址线和差分对时钟线最短化设计。为使电路稳定工作参考电压Vref线宽设计在0.2mm以上，并且其退藕电容和分压电阻尽可能接近IC引脚。

HDMI回路设计。为保证差分对阻抗在100欧姆±10%，在设计时线径/线距采用5mil/5mil设计。并且线长度尽可能短。

CPU回路设计。为减小EMI在SPIFlash的数据/时钟线和AX32间增加33欧姆的电阻。并且放置了0.1uF和10uF的退藕电容。

②可靠性设计。经过仔细分析电路的各个回路，对所有电解电容和三极管的实际耐压值进行了测量，通过与产品设计电压进行对比，以保证产品的可靠性。

4结语

通过对该产品的主要技术指标测试，各项指标都有一定的余量，能够很好的满足用户的要求。

高低频电路设计与制作篇4

关键词：OMAP3530；宽带业务；接收灵敏度；发射增益

中图分类号：TN713?34；TP311文献标识码：A文章编号：1004?373X（2013）13?0080?04

Designofdigitaltrunkingsmartphonehardware

NIUJin?hang，LIUYu?bao，WUGuo?qiao

（NorthChinaInstituteofComputingTechnology，Beijing100083，China）

Abstract：Accordingtothediversedemandsofdigitaltrunkingcommunicationsystemservices，theoriginalproductisupgradedandadigitaltrunkingsmartphoneisdesigned.Firstly，thephonebasebandunitwhichcanloadopenoperatingsystemisdesignedbasedonOMAP3530.Secondly，boththereceivingchannelandtransmitpathofRFunitgainoptimaldesignandtwokeyindicatorsofthereceivingsensitivityandtransmitpoweraredissertated.ResultsshowthattheprocessingcapacityofhardwareplatformgetsimprovedsignificantlyandRFperformanceisoptimized，sotheextensionofmobilephonefunctionbecomespossible.

Keywords：OMAP3530；broadbandservice；receivingsensitivity；transmittinggain

0引言

随着数字集群通信系统向宽带化发展，集群宽带业务实现成为可能，如视频监控、可视电话、地理信息获取等，这就要求数字集群终端由简单功能型向智能型转变[1]。目前使用的数字集群手机处理器性能较低，业务以话音、短信为主，手机系统封闭，用户不能自行定制应用，已经越来越不能满足用户的需求。

本文对原有产品进行了改进，基于TI公司高性能双核架构处理器OMAP3530（ARM+DSP）设计了一种数字集群智能手机，设备硬件资源充足，操作系统开放，能够满足数字集群通信宽带业务的扩展性需求。另外，基于手持设备小型化、低功耗、低成本的考虑，手机射频收发通路选用集成度高的低功耗器件实现信号的上下变频及滤波处理，通过在OMAP3530内编程灵活控制射频前端，完成频率变换、功率控制等功能。

1硬件平台总体架构

数字集群智能手机采用模块化设计，整机由天馈单元、射频处理单元、基带处理单元、人机交互单元、保密单元、SIM卡单元及电源七部分组成。数字集群手机的硬件架构如图1所示。

图1数字集群智能手机硬件总体架构图

对手机各组成单元功能简单说明如下：

（1）天馈单元由收发切换和天线组成，收发切换实现收发共用一根天线。

（2）射频处理单元负责射频信号的发射和接收，由发射通路和接收通路组成。

（3）基带处理单元由基带信号处理模块和协议处理与系统应用模块组成。其中，基带信号处理模块负责完成音频信号处理、空口信号处理和射频处理单元控制；协议处理与系统应用模块负责完成数字集群空中接口数据的协议栈和信令处理以及与人机交互单元的数据通信。

（4）人机交互单元提供人机操作界面，为手机提供输入与输出接口，含耳机、麦克、显示屏和键盘等部件。

（5）保密单元根据专业用户需求，存储及更新通信密钥，对发射数据进行加密处理，对接收数据进行解密处理。

（6）SIM卡单元用于存储用户身份鉴权信息及网络信息。

（7）电源包括手机电池及充电电路，保证手机的续航时间。

2核心单元硬件设计

以上简单介绍了数字集群智能手机的整体架构方案，其中，以基带处理单元和射频处理单元设计最有难度，下面针对这两部分进行阐述。

2.1基带处理单元硬件设计

基带处理单元由基带信号处理模块和协议处理与系统应用模块组成。实现结构如图2所示。基带信号处理模块和协议处理与系统应用模块在TI公司的双核处理器OMAP3530上实现。其中，基带信号处理模块对应OMAP3530的DSP核，A/D，D/A和其他电路，协议处理与系统应用模块对应ARM核及其接口[2?3]。

OMAP3530芯片集成了600MHz主频ARMCortexTM?A8内核、430MHzDSPTMS320C64x+内核、图形引擎和视频加速器。其采用低工作电压，低功耗方式，配合电源管理芯片达到更佳的节电效果，非常适合手持通信设备，并且外设接口丰富，易于扩展[4]。

图2基带处理单元实现框图

TPS65930芯片是针对OMAP系列设计的智能电源管理芯片，并集成了音频的模/数转换、通道切换和键盘管理等。在减少所需电路板空间的同时，能有效地管理系统电源及降低OMAP3530处理器所需功耗[5]。在电路设计时，使用OMAP3530的第一个I2C与TPS65930通信，以实现对TPS65930的参数设置和电源工作模式控制；使用OMAP3530的第四个I2C与TPS65930通信，以智能映像（SmartReflex）技术来实现动态功率切换，并能根据芯片处理和温度变化动态调整电压，以最大限度的降低功耗[6]。

A/D电路选用AD9874，其功能框图如图3所示[8]，内部集成了AGC电路、模拟下变频、带通ADC、抽取滤波、成帧输出等功能，可以大大减轻DSP的工作量，另外，DSP通过输出的基带成帧数据中RSSI字段检测AD9874输入模拟信号的电平大小，可以与片内AGC电路、接收通路射频前端共同完成手机的功率控制，节约整机功耗。结合接收通路设计及数字中频信号处理算法，设定AD9874工作参数如下：第一中频为45MHz（模拟器件混频）；第二中频为1.92MHz（AD9874内混频）；时钟参考选值为19.2MHz；ADC工作时钟[fCLK]为15.36MSPS；ADC的采样精度选用24b；抽取滤波器的抽取参数选定240；基带信号输出[fCLKOUT][7]为64KSPS。

图3AD9874芯片功能图

D/A转换器选用TI公司的TLV5638双路输出的12位串行D/A，其最大串行时钟为20MHz，数据格式为16b，含12b数据位和4b控制位。本设计中基带输出数据速率为128Kb/s，所以串行输出时钟采用2.048MHz。另外，D/A参考电压选用2.048V。

MCP芯片为K5D1257DCA?D090，片上集成了512MBNANDFLASH和256MBMobileSDRAM，用于手机操作系统和应用程序的存储、运行等。外设接口有SD卡接口、USB接口和工程测试接口。

2.2射频处理单元硬件设计

2.2.1接收通路设计

射频接收通路完成射频信号接收，与AD9874芯片中模拟功能模块组成超外差接收机体制。如图4所示，接收机前端由预选滤波器、低噪声放大器、镜像抑制滤波器、混频器、频率合成器、中频滤波器组成，一中频的放大器和二中频的混频器、二中频的频率合成器都集成在中频数字化芯片AD9874中。其中，预选滤波器用于抑制接收机通带外信号的影响。低噪声放大器是为了降低接收机的噪声系数，提高接收机灵敏度，选型为RFMD公司的SPF?5043Z。镜频抑制滤波器主要抑制镜像频率处的大干扰信号进入混频器。中频滤波器进行信道化滤波，抑制混频后的各阶组合分量和信道外干扰。接收信号经过混频器（选用AD公司的ADL5350）下变频后得到第一中频模拟信号，然后输入至AD9874进行二次混频，混频之后送入AD9874内的ADC模块进行模/数变换。

图4接收通路基本组成

接收前端的核心器件就是频率合成器，其中，锁相环芯片选用AD公司的低功耗分数锁相环ADF4157[8]。此芯片专为手持终端而设计，集成度高，一致性好，具有低功耗、小体积、低相噪的优点。其内部集成一个小数[N]分频的频率合成器，具有25b固定模数，在6GHz实现亚赫兹频率分辨率。芯片在3V供电下总电流为23mA，归一化噪声基底为-211dBc/Hz。

接收通路的接收灵敏度指标要求信号强度不大于-116dBm，由DSP内解调算法推知基带信号解调信噪比应不低于5.5dB，考虑到数字量化误差等影响，保留1.5dB余量[9]，即选用解调信噪比为7dB作为预算。

根据理想接收机的灵敏度计算公式[10]：

[Pinmin=-174+NF+10lgB+SNRoutmin]

已知MDS≤-116dBm，即：

[-174+NF+10lg25+7-116]

则NF≤7dB，即接收机灵敏度要达到-116dBm，接收通路噪声系数必须要不大于7dB。

接收机噪声系数的预算表见表1，根据多级线性网络级联的噪声系数计算公式[10]：

[F=F1+（F2-1）G1+（F3-1）G1*G2+…]

可知整机的噪声系数为5.8dB，小于7dB。所以，接收灵敏度满足指标要求，可以达到-116dBm。

2.2.2发射通路设计

射频发射通路采用直接正交上变频结构，基本组成如图5所示，由IQ低通滤波器、OP放大器、IQ调制器、数控衰减器、射频推动放大器、功率放大器、低通滤波器组成。其信号流程为：由OMAP3530内部的DSP产生的I、Q两路正交数字基带信号，经过双通道TLV5638转换变为模拟I/Q信号。模拟I/Q信号分别通过脉冲成形和抗码间干扰升余弦根低通滤波器后送入正交上变频器AD8345，分别与正交的本振信号相混频后作代数和运算，抵消了无用边带。然后直接调制到射频载波上并送入后级射频前端，最终通过天线发射出去。

其中，IQ低通滤波器为LC低通滤波器，自行搭建完成。OP放大器选型为AD8137，其为低成本，低功耗差分输出运算放大器，5V供电静态电流为2.6mA。IQ调制器采用AD公司生产的AD8345正交调制芯片，其工作频率为140～1000MHz，具有0.2dB的幅度平衡度和0.5dB的相位平衡度，性能优秀。射频驱动选用东芝公司2SK3077和三菱公司的RD01MUS2串联推动，末级功放选用三菱公司的RD07MUS2B芯片，射频驱动和功放具有高效率特性，在饱和功率下效率可以达到60%以上。

表1接收机噪声系数的预算表

[器件名称＼&噪声

系数＼&器件

增益＼&链路

增益＼&链路噪声

系数＼&收发开关

限幅器

预选滤波器

低噪放

镜像抑制滤波器

第一中频混频器

第一中频滤波器

＼&0.4

0.2

1.2

0.5

3

6.5

3.5

＼&-0.4

-0.2

-1.2

21

-3

-6.8

-3.5

＼&-0.4

-0.6

-1.8

19.2

16.2

9.4

5.9

＼&0.4

0.6

1.8

2.3

2.3

3.5

3.8

＼&第一中频放大器及

二中频混频器＼&8.1＼&16＼&21.9＼&5.8＼&]

图5发射通路基本组成

为了节约成本，本设计中发射通路与接收通路共用频率合成器，通过基带单元控制收发切换。发射通路中的本振相位噪声与锁频时长仿真结果分别如图6和图7所示。

图6本振相位噪声仿真曲线图

系统本振相位噪声要求优于-80dBc/Hz@1kHz和-90dBc/Hz@10kHz，锁频时长要求小于0.5ms，由发射通路仿真图可见设计完全满足要求。

发射机最大输出功率要求不小于3W（即34.8dBm）。因为低通滤波器及射频开关的输入插损约为1.2dB，所以末级功放输出功率应该大于36dBm。如图5所示，IQ调制器输出功率为-10dBm，数控衰减器增益为-3dB，射频驱动放大器增益为30dB，功放增益为22dB，低通滤波器增益为-2dB。由发射增益来预算最终输出功率（单位：dBm）为：

[（-10）+（-3）+30+22+（-2）=37]

由于末级功放管RD07MUS2B的[P-1]值（1dB压缩点）为38.5dBm，所以最终输出功率约为37dBm。指标要求是36dBm，那么功率余量为1dB，满足发射功率要求。

图7锁频时长仿真曲线图

3实现

硬件平台具体实现中重点考虑了如下问题：

（1）处理器外设资源的合理配置

OMAP3530接口丰富，含多路UART、SPI、McBSP、I2C接口等，存在很多管脚复用的情况，在实现时，规划好外部器件接口关系，根据信号匹配和端口驱动能力，优先采用端口基本功能，再次考虑端口的第二、第三功能。利用空余端口做冗余设计，使某些功能的实现有一定的自由度[3]。

（2）系统电磁兼容性设计

手机终端PCB涉及到高速数字电路与模拟高频电路，要充分考虑抗干扰措施。实现时，基带单元与射频单元分开布板，基带板（手机主板）采用去耦电容、滤波设计、接地与隔离设计，射频板加屏蔽罩，两者分别供电。电源转换选用DC/DC与线性电源器件相结合的方式，既保证了锂电池的转换效率，降低功耗，又防止了纹波干扰，提高了设备稳定性。

目前，手机硬件平台已经全部完成，正在进行产品的结构与工艺优化。在实验验证中，同样的调制算法，在之前产品OMAP5912处理器中占用DSP核23%的资源，在OMAP3530硬件平台上仅占用5%左右。同时，ARM核既可以运行Linux2.6.32内核加MiniGUI人机交互界面，也可以流畅运行Android2.3操作系统，系统开放性的优势非常突出。另外，射频通路实测接收灵敏度为-117dBm，发射功率最大为35.7dBm，其他性能指标也符合要求，同时体积和功耗得到了改善。

4结语

本文设计的数字集群智能手机是在原有OMAP5912平台产品上的升级改进。基带处理平台的硬件资源得到了很大提升，可以运行最新的开放式操作系统，射频收发通路重新设计，选用了一些新的元器件，使整机性能指标更优，功耗更低。基于OMAP3530的智能手机接口丰富，系统灵活性高，扩展性好，支持二次开发，这就为宽带数字集群业务多样化提供了可能。将来，随着数字集群通信系统向宽带化转变，这款产品一定会有广阔的市场前景。

参考文献

[1]张雪丽，王睿.应急通信新技术与系统应用[M].北京：机械工业出版社，2010.

[2]周立功.ARM微处理器基础与实践[M].北京：北京航空航天大学出版社，2003.

[3]赵洪亮，卜凡亮，黄鹤松，等.TMS320C55xDSP应用系统设计[M].2版.北京：北京航空航天大学出版社，2010.

[4]TexasInstruments.OMAP3530/25applicationsprocessor[R].USA：TexasInstruments，2008.

[5]TexasInstruments.TPS65930/TPS65920OMAP?Power?ManagementandSystemCompanionDevicesSiliconRevision1.0.（R）[S.l.]：.2008

[6]TexasInstruments.采用TPS65950为OMAP?3供电：应用设计指南[M].USA：TI，2010.

[7]赵伟，鲍慧，刘云峰.基于DSP的高速数据采集系统设计[J].电力科学与工程，2008（24）：64?68.

[8]朱勇峰.基于ADF4157的Σ?Δ小数分频锁相环频率合成器设计[J].电子质量，2011（5）：21?24.

[9]王文桂，肖晓劲.通信接收机：DSP、软件无线电和设计[M].3版.北京：人民邮电出版社，2003.

高低频电路设计与制作篇5

电荷泵锁相环基本原理

电荷泵锁相环(CPPLL)是由鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)以及压控振荡器(VCO)等模块构成的[1～2]，其结构框图如图1所示。

锁相环是一个反馈系统，它通过鉴相器比较输入信号和反馈信号的相位差，得到一个与相位差大体成线性关系的误差电流。该误差电流经过环路滤波器的积分作用之后得到一个误差电压来控制压控振荡器输出所需的频率，从而使锁相环锁定。电荷泵是由驱动一个电容的两个开关电流源构成。电荷泵锁相环有两个突出的优点：(1)捕获范围仅仅由压控振荡器的输出频率决定；(2)如果忽略失配与偏差，静态相位误差为零。

锁相环主要技术指标

相位噪声

锁相环是处理相位信号的电路，所以很容易受到相位噪声(在时域，与之对应的是时钟抖动)的影响。相位噪声的主要来源有参考晶振、分频器、鉴频/鉴相器、压控振荡器[3]。带内的相位噪声主要由参考晶振、分频器、鉴频/鉴相器决定；带外的相位噪声主要由压控振荡器决定。即是说，锁相环对参考晶振、分频器、鉴频/鉴相器的噪声呈现低通特性；对压控振荡器的噪声呈现高通特性。可以通过增大鉴相频率、减小环路带宽等措施来减小相位噪声。相位噪声可以通过公式(1)来估算。

=++(1)

其中1HzPN为1Hz归一化噪声基底，PFDF为鉴相频率。

杂散

杂散是由器件的非线性以及微波的辐射等因素造成的。锁相环中最主要的杂散是参考杂散，它是由电荷泵的源电流与汇电流失配、电荷泵漏电以及电源退耦不够等因素造成的。当鉴相频率比较低时，电荷泵漏电引起的杂散占主导地位；当鉴相频率比较高时，电荷泵的源电流与汇电流失配引起的杂散占主导地位。一般的，鉴相频率高低的交界大约为100kHz～200kHz。可以采用下列措施来提高对杂散抑制：(1)尽量避免或少用混频器，(2)在混频器处加金属隔离，(3)良好的接地。

稳定性

当有外来干扰进入电路时，锁相环的相位误差就会偏离原来的平衡状态，当干扰消失后，若环路能够恢复到原来的平衡状态，则这样的锁相环是稳定的。工程中常用相位裕量来衡量环路的稳定性。相位裕量越大，环路越稳定，但是大的相位裕量会使系统响应的过渡过程变长。一般相位裕量设为45°到55°之间，环路带宽设为鉴相频率的1/10到1/20之间。这样，锁相环易于锁定，而且环路是稳定的。

电路实现

本文设计的1.42GHz点频源为某超外差接收机提供本振，其原理框图如图2所示[4～5]。

PCB板材选择的是ROGERS的RO4003C。该板材的介电常数为3.38，损耗角正切为0.0027，厚度为0.508mm。该PCB板材较薄，可以减小电路尺寸。

20MHz晶振采用的芯片是CFPT-9007，该晶振具有稳定度高、相位噪声低等特点。晶振的相位噪声为-135dBc/Hz@1kHz，它对系统相位噪声的贡献理论为：

鉴相芯片采用的是ADI公司的ADF4106芯片，该芯片内部集成了分频器、数字鉴频/鉴相器以及电荷泵等模块，具有很宽的工作带宽(0～6GHz)，低相位噪声，且工作温度范围较宽。ADF4106的归一化相位噪声基底约为-219dBc/Hz，由式(1)可以计算出鉴频/鉴相器对系统的相位噪声贡献为-109dBc/Hz。由此可知整个锁相环电路的相位噪声理论上接近-98dBc/Hz@1kHz。

压控振荡器采用的是Z-Communications公司的V585ME48-LF，该压控振荡器可输出的频率范围是950MHz～2050MHz，供电电压为10V，压控灵敏度为81MHz/V，相位噪声为-99dBc/Hz@10kHz，输出功率为2dBm，具有很好的杂散抑制度和谐波抑制度。当输出1.42GHz频率时，需要的调谐电压是+5V左右，所以给ADF4106的电荷泵供电电压为+5.5V。

环路滤波器是设计锁相环电路时设计者可以灵活设计的部分。环路滤波的作用是滤除误差电压中的高频成份和噪声，以保证环路所需要的性能，增加系统的稳定性。本设计采用的是三阶无源滤波，如图3所示。

环路滤波器中的电阻值和电容值可以手动计算。为了简化设计过程，采用AD公司的软件ADIsimPLL来计算。在软件界面中输入所需的参数，就会自动计算出元件值。经过适当调整环路带宽和相位裕量，锁相环电路就会锁定。

微控制单元(MCU)采用的是PIC16F648A单片机。工作电压为+5V，速度高达20MHz，有两个8位的端口。它与ADF4106相连，上电工作后向鉴相芯片发送数据，来控制鉴相芯片内部的R计数器、N计数器以及功能锁存器，使锁相环能够锁定。

压控振荡器输出的信号还要经过π型衰减器、放大器来调节输出的功率大小，以满足系统要求。最后经过滤波器，以抑制杂散，使频谱更纯。

电磁兼容的考虑

要使一个系统有良好的性能，对电磁兼容的考虑是很重要的。本设计从以下方面对电磁兼容进行了考虑。

为了匹配良好，画PCB版图时信号线的特性阻抗为50Ω，经过ADS计算，其宽度为1.05mm。信号线与芯片管脚之间采用的是渐变的微带线连接，这样可以减小信号的反射。电源通过穿心电容从外面接入，可以防止外部的干扰信号进入电路。在画接地的焊盘时为保证接地良好，尽量使过孔靠近焊盘。铺地很重要，良好的接地可以有效减少杂散，在PCB板空余地方要铺上地。铺地与信号线之间的距离要大于两倍的PCB板的厚度，即大于1.016mm，这样才对信号线的特性阻抗影响不大。铺地边沿均匀地打上过孔，过孔的间距小于λg/20(λg为该系统的信号最大频率对应的在介质中的波长)，铺地的中间随机地打上过孔。这样既有很好的电磁兼容特性，又增加了PCB板的机械强度。

测试结果

制作出来的实物如图4所示，该实物结构紧凑，体积小巧，性能良好。

采用AgilentE4407B频谱仪分别对该频率源的功率、相位噪声和杂散进行了测量，其结果如图5所示。

结论

本文给出了设计基于锁相环的L波段频率源的方法，并制作出实物，证明了方案的可行性。通过对电路的反复调试，使性能达到最优。经过测量，相位噪声为：-80.4dBc/Hz@1kHz，杂散抑制优于-55dBc，输出功率大于6dBm，均满足指标要求。并且，电路结构简单，体积小巧，性能优良，能够用于实际电路中为某接收机提供本振。

参考文献：

[1]BehzadRazavi.射频微电子[M].北京:清华大学出版社,2006

[2]张厥盛,曹丽娜.锁相与频率合成技术[M].成都:电子科技大学出版社,1995

[3]AnalogDevicesInc.锁相环常见问题解答[EB/OL].2003

高低频电路设计与制作篇6

相干布居囚禁(Coherentp叩ulation七rapPing，CPT)原子频标是利用原子与相干激光相互作用所产生的一种量子干涉现象而实现的一种新型原子频标川，也是目前从原理上唯一可实现微型化的原子频标，其体积、功耗比氢原子频标[a]、艳原子频标[s]要小，甚至与目前体积、功耗最小的铆原子频标相比还要小得多。然而，由于受到原子谱线多普勒加宽的限制，原子光谱的线宽较宽，导致CPT原子频标的稳定度偏低。为此，可以将时域的瓜msey分离振荡场技术[’]与cPT现象相结合，从而获得线宽更窄、信噪比更佳的Ramsey一CPT干涉谱线，以此谱线作为微波鉴频信号，可以实现稳定度更高Ralllsey一CPT原子频标[rs]。CPT原子频标采用连续激光和原子相互作用的工作方式，而Ramsey一CPT原子频标采用脉冲激光和原子相互作用的工作方式。但是目前已有的Ramsey一CPT原子频标用声光调制器(AOM)作为光开关产生脉冲激光，由于AOM体积较大、功耗较高，限制了Ramsey一CPT原子频标向微型化和低功耗原子频标方向的发展。本文采用可编程数字功率衰减器实现脉冲形式的微波信号，以实现相干脉冲激光与原子周期性相互作用。另外，Ramsey一CPT原子频标以铆85为工作原子，采用全宽调制，其频率锁定过程要求微波源以3.035732439GHzls]为中心频率，在小频率范围内小步长进行扫描而获得一个Ralnsey一CPT峰信号，通过控制电路将微波频率锁定在线宽很窄的Ramsey一CPT峰的最大值处，从而实现原子频标的闭环锁定[v]。显然，Ramsey一CPT原子频标对微波源精度和体积的要求都比较高，所以需要设计高性能、小体积的脉冲微波源。

2Ramsey一CPT原子频标中脉冲微波源的设计方案Ramsey一CPT原子频标的具体实现原理框图可以由图1看出，微控制器通过控制频率变换级电路和可编程数字功率衰减器，经过阻抗匹配电路，产生所需脉冲微波源，再经过偏置器与激光器驱动电流藕合来实现激光器的微波调制[sl，从而产生所需相位差恒定、频率差等于微波源频率的两相干脉冲激光.为了进一步提高最终标准输出频率的性能和减小脉冲微波源的体积，Ramsey一CPT原子频标脉冲微波源的设计方案显得尤为重要。目前，对于Ramsey一cPT原子频标微波源来说，设计方案主要有队l)锁相环(PLL)方案;

2)注入式锁相环方案;

3)本地振荡器(LO)方案。其中，PLL方案在相位噪声和杂散等方面均满足设计要求，是最成熟的设计方案。Symmetricom和Kernco是世界上现阶段仅有的把CPT原子频标商品化的厂家，它们均采用PLL方案，但微波源的体积和功耗仍然偏大。为了解决体积和功耗的问题，注入式锁相环方案和LO方案正不断地应用到CPT原子频标中.LO方案采用体积很小的介质振荡器(DRO)直接产生高频信号，在体积和实现难易程度上具有优势，但相位噪声方面要比前两种方案差.而一般来说，原子频标需要产生低频的标准输出频率，这就需要加入复杂的小数分频电路，很大程度上降低了LO小体积的优势。出于高性能、小型化的考虑，本文对锁相环方案进行改进，选择体积小、集成度高的锁相环频率合成器集成芯片ADF4350，使其不需要外接压控振荡器、只需外加一个环路滤波器就可以构成一个完整的低噪声、低功耗、高稳定度、高可靠性的锁相环频率合成器.采用直接数字频率合成器(DDS)作为参考源驱动锁相环频率合成器，再结合可编程数字功率衰减器和阻抗匹配电路，从而实现高稳定度、高分辨率、快跳3高性能小型脉冲微波源

3.1系统原理脉冲微波源的基本原理组成框图如图2所示，采用相位噪声、谐杂抑制都很好的压控温度补偿晶体振荡器(vcTcxo)作为DDs的参考时钟源;通过微控制器把频率控制字和相位控制字写入DDS内部的寄存器中，DDS便可以产生一个频率和相位都可编程控制的模拟正弦波输出;然后把DDS的输出信号作为PLL的参考信号，设定分频器的分频比N，便得到了频率为DDS输出频率N/R倍的时钟信号;通过可编程数字功率衰减器实现脉冲形式的微波信号，再经过阻抗匹配电路，最后根据期望输出脉冲微波信号。这种结构利用DDS的高分辨率保证了足够小的频率步进，同时PLL的带通特性很好地抑制了DDS输出频谱中的部分杂散.该方案实现了DDS和PLL的优势互补，兼顾了各个方面的性能.所以此方案实现的脉冲微波源具有小体积、较高频率、较快频率转换速度和较高频率分辨率的特点，同时也很好地保证了系统杂散和相位噪声性能。

3.2设计与测试

3•2•1DDS部分DDS部分的时钟输入选用10MHz的VCTCXO;DDS部分的核心采用大规模集成芯片AD9954，通过AD9954的串行1/0口输人控制字可实现快速变频且具有良好的频率分辨率。DDS电路设计应遵循的主要原则是使其输出信号具有较好的控制时序、较低的相位噪声和窄带杂散，其次是正确的电路铺设和连接。DDS的电路并不复杂，主要由高性能、低噪声稳压电源LP3878MR-ADJ和低通滤波器LPFI等组成。AD9954频率控制字为32位，在本应用系统中工作时钟为10MHz，输出时钟的频率分辨率f，=10x106/232=0.0023Hz.AD9954相位控制字为14位，输出时钟的相位分辨率沪1=3600/2’4=0，0220。低通滤波器LPFI的仿真设计图如图3所示。采用orCAD/PSpice10.5软件对LPFI进行仿真设计，得到截止频率为nMHz的低通滤波器.

3•2•2PLL部分PLL部分主要包括预分频器、分频器、鉴相器、环路滤波器(LPFZ)和压控振荡器(vCO)。根据设计需要采用ADF4350，它结合外部环路滤波器(LPFZ)和外部基准频率(DDS提供)使用时，可实现低噪声、低功耗、高稳定度、高可靠性、小体积的锁相环频率合成器。ADF4350的电路主要由线性稳压器LP5900SD一3.0和外部环路滤波器(LPFZ)等组成.LP5900sD-

3.0能提供100mA的输出电流，具有低器件噪声、高电源抑制比、低静态电流和较低的线路瞬态响应。采用ADIsimPLL仿真软件对锁相环频率合成器进行仿真设计，可以得到如图4所示的相位噪声仿真图。环路滤波器(LPFZ)的电路是锁相环电路中较重要的一个部分，它的性能好坏直接关系到锁相输出的相位噪声和杂散指标.通过仿真优化滤波器可以得到更佳的输出性能，采用Or-CAD/pspiee10.5软件对LpFZ的仿真结果进行优化，得到如图5所示带宽为20kHz的LpFZ的设计图(a)和仿真结果图(b)。将上述设计进行电路实现，得到所需的微波源，

3.2.3可编程数字功率衰减器部分当微波信号导通时，相干激光将原子制备到CPT态，微波信号衰减至零时，激光与原子失谐而不发生明显地相互作用，此时CPT态会自由演化，当微波信号再次导通时，由于CPT态与拉曼频率存在相位差，CPT态的原子与入射相干激光相互进行调制，在透射光强上可以观察到干涉条纹，这就是Ranlse卜CPT干涉，其演化周期如图7所示，图中只显示了两个周期。加入阻抗匹配电路以保证微波脉冲信号有效地从脉冲微波源传送到偏置器，从而与激光器驱动电流进行更好地藕合。对数字可调衰减器进行编程控制实现所需的周期性脉冲信号，结合已经实现的微波源，从而实现最终的脉冲微波源，其实际的输出频谱特性如图8所示，达到了Ransey一CPT原子频标所需脉冲微波源的设计要求。